摘要
在光通信發(fā)展的推動下，硅光子技術已發(fā)展成為主流技術。目前的技術已經使得集成光子器件從數千個激增到數百萬個，它們主要以數據中心通信收發(fā)器的形式出現，此外傳感和運算等許多令人興奮的應用領域的產品也指日可待。需要什么才能將硅光子器件的出貨量從數百萬增加到數十億？下一代硅光子技術會是什么樣子？硅光子應用面臨的集成和制造瓶頸有哪些共同點？哪些新興技術可以解決這些問題？
這篇觀點文章試圖回答這些問題。我們繪制了硅光子學技術的發(fā)展趨勢圖，從CMOS技術的世代定義中進行了比較。我們確定了在CMOS制造兼容器件、電路、集成和封裝方面取得巨大進步所必須解決的關鍵挑戰(zhàn)。我們確定了對下一代系統(tǒng)和應用至關重要的挑戰(zhàn)——通信、信號處理和傳感領域。通過發(fā)現和總結這些挑戰(zhàn)和機遇，我們旨在促進對硅光子生態(tài)系統(tǒng)的器件、電路和系統(tǒng)的進一步研究。
1.技術路線圖
圖1 小規(guī)模、中等規(guī)模、大規(guī)模和超大規(guī)模集成（分別為SSI、MSI、LSI、VLSI）的硅光子集成電路（PIC）上組件數量的時間線。元件是指與其他單元組合以構建電路的單元，如波導、定向耦合器、加熱器、光柵耦合器等。異質硅光子學比混合型延遲約兩年。為了進行比較，我們還展示了基于InP的集成光子學的數據。通常，高速調制器的數量越高，縮放就越具有挑戰(zhàn)性。
圖1展示了硅光子技術的演變。
硅基光子集成電路（PIC）于1985年推問世，1991年至1992年在厚絕緣體上硅（SOI）工藝中實現了低損耗波導。接下來出現了各種光學器件。
很快，硅光子就進入了小規(guī)模集成（SSI）時代——在PIC上有1到10個組件，其中包括高速pn結調制器和光電探測器（PD），以及III-V激光器與硅PIC的異質集成。下一個時代迎來了硅光子的商業(yè)成熟。在中等規(guī)模集成（MSI）時代，Mach-Zehnder調制器（MZM）成功用在數據中心內的IMDD收發(fā)器中——PIC上有10到500個組件，包括單波長和多波長。
基于微環(huán)調制器（MRM）的IMDD收發(fā)器（見圖2a）體現了PIC技術的多路復用和能效優(yōu)勢。硅光子/電子平臺中的相干收發(fā)器證明，該技術可以在性能上與LiNbO3光子和III-V族電子媲美。除了通信，硅光子還有更多新的應用，如倏逝場生物傳感器。
硅光子現在開始了大規(guī)模集成（LSI）的下一個時代——在同一芯片上實現500到10000個組件。LSI的應用包括激光雷達（見圖2b）、圖像投影、光子開關、光子計算、可編程電路和多路復用生物傳感器。甚至超大規(guī)模集成電路（>10000個元件）的原型現在也已出現。
在通信領域，一直是硅光子的重要市場驅動力，硅光子已經從SSI時代的挑戰(zhàn)者技術轉變?yōu)镸SI時代數據中心內和數據中心間互連的主導技術，并有望成為LSI時代的主流技術。硅光子是使共封裝光學技術（CPO）取得成功、實現高性能計算的規(guī)?；?、實現分解計算的關鍵。
圖2 當前和未來技術的LSI硅光子系統(tǒng)的示意圖：a.WDM收發(fā)器：SMLL向緊湊的、具有WDM功能的調制器和濾波器陣列提供多波長CW光。反射控制電路限制反向反射進入激光器。高速PD執(zhí)行O/E轉換。b.然后電流由TIA和限幅放大器放大。ADC用于將信號數字化以用于進一步的DSP。監(jiān)測PD用于控制和穩(wěn)定波長、相移和溫度。DAC和驅動器用于數字信號的E/O調制。DRAM提供大的內存訪問。微控制器也可以用于進行一些數字處理。c.激光雷達：可調諧激光器為移相器、循環(huán)器/雙工器和相干前端網絡提供頻率啁啾光，用于零差/外差FMCW測距和檢測。使用OPA/FPA進行光束探測。延遲線干涉儀通過直接控制可調諧激光器或調制器以及通過DSP進行各種形式的誤差校正，有助于校準接收到的拍頻，并支持線性調頻。
2.硅光子技術的技術視角
經過幾代CMOS工藝的發(fā)展，許多材料被添加到硅中，以降低功率、提高性能和縮小面積——這些通常被稱為PPA指標。添加物包括用于金屬跡線的Al和Cu，用于誘導應變和實現異質結BJT的Ge，以及用于鈍化和擴散勢壘的氮化硅（SiN）。
CMOS的研發(fā)預算和商業(yè)市場比硅光子技術大幾個數量級。因此，我們在硅光子工藝的發(fā)展中也看到了類似的趨勢。除了用于高速調制的p/n摻雜劑之外，現在由幾個晶圓廠原生支持的兩種材料是（1）Ge高速光電探測器和（2）SiN，以擴展波長范圍，實現更高的光功率，并在干涉測量器件中支持具有更低損耗和更好相位控制的波導。
縮小面積將是LSI和VLSI時代下一個十年硅光子工藝開發(fā)的重點。事實上，最大的密度限制很少來自器件尺寸；消除串擾的波導之間的間距比實際波導的尺寸大得多。
對于射頻（RF）器件，有源元件之間的間距（臨界尺寸為微米）通常為數百微米，以消除射頻串擾?？s小這些“空白”需要非常詳細的系統(tǒng)級模擬和充分的多物理建模，這將是制造更小、更便宜、更高密度芯片的核心。
無源器件本身的尺寸減小通常受到折射率對比度和1-2μm的工作波長的限制。使用反向設計技術來收縮無源構建塊仍有一些余量，但波導本身不能真正收縮到今天硅平臺的400-500 nm寬度以下。
然而，在光學I/O耦合器和高速調制器中仍然可以實現顯著的縮放。為了耦合到光纖，帶有邊緣耦合器的V形槽以相當大的芯片面積為代價，提供了低損耗、易于頂包連接。沒有V形槽的邊緣耦合器更小，但需要更精確的主動對準，從而增加了成本。
多芯光纖是一種很有吸引力的解決方案。主要的替代耦合方法是通過光柵耦合器，它緊湊的特性提供了在芯片表面上定位的靈活性，能夠進行晶圓級測試，并且也可以以低插入損耗（IL）來實現，但存在偏振和溫度敏感性以及較低的光帶寬。無源對準封裝技術，如光子引線鍵合（PWB），提供了一種有吸引力的潛在替代方案，對其組件進行更多的可靠性研究將有助于其廣泛應用。
2.1、E/O 調制
下一個十年的探索旨在縮小光子芯片從而提高密度，即在硅光子中找到難以捉摸的“理想”調制器——長度（L）小、需要小的驅動電壓來產生π相移（Vπ）、提供低的傳播損耗（α）和IL，對于一些應用，具有高線性和大-3dB E/O帶寬（BW）。此外，該調制器優(yōu)選的是移相器，因為這能夠實現更高階相干調制格式。
2.1.1 高速調制器
基于波導的調制器（表1）的常用效率品質因數（FoMeefficiency）為αVπL。對于非常緊湊的MRM，由于α引起的損耗變得不那么關鍵，并且更好的FoMeefficiency包含IL和Vpp（特定光學調制幅度或OMA的峰間電壓擺動）。所有調制器都要在FoMeefficiency和E/O BW之間進行權衡。
最后，驅動器中消耗的功率取決于驅動器所看到的調制器阻抗。電阻阻抗（端接行波調制器）消耗靜態(tài)（DC）和動態(tài)（AC）功率，而高阻抗（電容性）主要消耗動態(tài)功率。由于需要增加激光功率來補償損耗，因此高IL也是較高功耗的代表。
表1 不同調制器拓撲結構的比較
除了拓撲結構之外，調制器的PPA度量還取決于用于調制的材料和機制。表2顯示了在各種硅光子工藝中用于調制器的不同材料。利用自由載流子等離子體色散的p-n摻雜劑目前在所有商業(yè)硅光子晶圓廠都可以買到，支持60 GHz甚至更高的E/O BW。
目前，商業(yè)市場主要由行波MZM調制器形式的此類器件主導。等離子體在硅中的分散導致了中等的FoM效率，對于平均OMA具有高的IL。載波積累允許較短的MZM，但有BW限制。當實現為MRM時，器件要小得多，但IL和OMA對于支持LSI/VLSI IC來說仍然是次優(yōu)的。
表2 比較不同的調制材料和機制在商業(yè)CMOS晶圓廠的集成情況以及功率、性能（截至2023年）和面積（PPA）指標方面的情況
由于Ge PD已經得到了大多數商業(yè)硅光子晶圓廠的支持，各個團隊都試圖使用GeSi，一種相關但不完全相同的技術，來實現更好的調制器?；贔ranz-Kelydysh效應的GeSi電吸收調制器（EAM）可以在高E/O BW的C/L波段工作。然而，它們通常不是光學寬帶，因為它們使用帶邊調制進行吸收。對于O波段操作，利用量子受限斯塔克效應（QCSE）的調制器仍然存在較大的IL。雖然在這一領域已經進行了多次學術和商業(yè)探索，但尚不清楚這些調制器是否會進入未來幾代的商業(yè)器件。
InP到CMOS的異質集成已經引起了電子和光子學研究者的興趣。對于光子學，它為IMDD收發(fā)器的大批量制造（HVM）中的激光集成鋪平了道路，并正在用于SOA集成。鑒于這些集成努力，InP/Si調制器仍然非常有前途。用于C/L/O帶的InP/Si EAM已經被證明，并且在至少一個硅光子晶圓廠中可用。
最“純”的電光調制依賴于Pockels效應，它提供了本質上非常高的E/O BW，甚至超過100 GHz，但這些材料在CMOS集成方面面臨諸多挑戰(zhàn)，并且很少或根本沒有與CMOS集成用于電子器件的歷史（與已經在CMOS電子器件中引入的Ge和SiN相比）。
絕緣體上LiNbO3（LNOI）調制器提供低IL，并已與源極和PD集成。然而，其αVπL產物需要進一步解決。鋰是CMOS制造廠的污染物，其使用可以使用BEOL集成或封裝技術來解決。
聚合物-硅-有機雜化物（SOH）和等離子體-有機雜化體（POH）需要極化和氣密密封，這給制造穩(wěn)定的器件帶來了重大挑戰(zhàn)。盡管最近的結果很有希望，但它們的高溫可靠性和回流兼容性仍有待進一步證明。POH調制器，盡管它們在PPA指標中看起來很有吸引力，但與CMOS SOI制造的兼容性更差。
良好的等離子體金屬（Cu、Ag、Au）也是嚴重的污染物，并且需要光學損耗很大的擴散阻擋層（例如TaN）。
鐵電薄膜材料（如BaTiO3）的多晶層顯示出比LNOI大得多的Pockels系數（以pm/V表示），并且與聚合物相當，最近大的E/O BW的證明使它們很有前景。注意，器件中的大波克爾系數是非常重要的，這需要電調制場和傳播光學模式的良好重疊。一般來說，對Ge PD處理和回流的兼容性將是商業(yè)晶圓廠采用新調制器技術的要求。
改善所有PPA指標和HVM適用性對于商業(yè)晶圓廠和LSI應用至關重要。然而，由于大量的光子應用，將始終需要極高的E/O BW調制器，一些專注于原型和研發(fā)晶圓廠將繼續(xù)解決相關的制造挑戰(zhàn)。
最后，盡管>100 GHz E/O BW調制器對電信和數據中心應用都很有吸引力，但它們需要能夠以這樣的速度驅動它們的電子器件。除非Vπ（或Vpp）顯著降低，否則無論CMOS/BiCMOS/III-V實現如何，這種電子器件都將消耗大量功率。
2.1.2 用于調諧和切換的移相器
許多光子應用需要消耗很少或不消耗功率的移相器，并且具有用于配置、調諧和切換的低αVπL。對于某些應用，這些移相器也應該具有很高的速率，但不需要10GHz E/O BW。
雖然在許多電路中，光只通過一個高速調制器，但它必須穿過許多低速移相器進行調諧和切換。利用熱光效應的金屬加熱器（或摻雜波導），如今可用于所有制造平臺。它們具有1-10μs的響應時間，并且消耗相當大的功率，產生熱串擾，從而限制LSI/VLSI的縮放。改善熱絕緣降低了它們的功耗，但代價是更高的響應時間。
圖3b中列出的最后一組材料和技術是加熱器的有吸引力的替代品。它們包括液晶（LC）、MEMS/NOEMS和相變材料（PCM）。用于顯示應用的硅上LC（LCOS）調諧已經被大規(guī)模地證明，并且LC也是自由空間波長選擇開關的選擇技術。作為移相器，它們使用極低的功率，但目前受到IL的影響，盡管最近在可見光波段已經證明了極低的IL。
芯片上的液體集成帶來了一系列溫度和封裝方面的挑戰(zhàn)，基于PCM的非易失性存儲器已經在電子工業(yè)中實現了HVM，并且正在被探索用于神經網絡應用。PCM在硅光子中的使用承諾了緊湊的調諧能力，但存在高IL和顯著的動態(tài)功耗?；贛EMS/NOEMS的移相器本質上是低功率的，并且已經在多家晶圓廠進行了驗證。諸如用光學和電氣饋通進行氣密密封等挑戰(zhàn)是可以解決的。
最后，BaTiO3等材料有望實現高速調制和高效相移，但代價是面臨非常嚴峻的技術和經濟整合挑戰(zhàn)。
圖3 將激光器連接到硅PIC的技術。a.具有自由空間光學（FSO）的常規(guī)激光隔離器光纖PIC b.具有FSO的混合2.5D。c.帶PWB的混合動力2.5D。d.混合3D（倒裝芯片或轉移打?。?。e.異質（直接鍵合或轉移印刷）f.單片（異質外延）。
2.2、激光集成
硅的間接帶隙阻礙了PIC上的激光器（CW載波）所需的有效光學增益。這種缺陷需要替代材料或方法在硅片上引入光源，過去幾十年的發(fā)展中涌現了不同的解決方案（圖3）。傳統(tǒng)技術是用激光器和隔離器將PIC光纖連接起來（圖第3a段）。
更具可擴展性的方法將III-V族增益材料與不含光纖的PIC集成在一起。但是，如果激光器不能容忍反射，仍然需要一個隔離器。芯片外隔離器性能良好，但體積龐大，增加了封裝復雜性和成本。務實地說，通?？梢栽O計芯片和封裝，避免背反成為限制因素；傳輸路徑中的高損耗在外部世界和任何光源之間提供了屏障。當設計成封裝時，可以管理緊湊型隔離器的成本。
芯片上反射控制方法（圖2）可以消除對大體積隔離器的需求，包括仔細設計光子組件以將反射降低到激光器的容差閾值以下、通過使用具有低線寬增強因子的量子點增益區(qū)域來降低激光器的反射靈敏度、磁光材料的單片集成（例如，Ce:YIG）、時空調制器或有源反射消除電路。
一種對近端（相干）和遠端（非相干）調制多波長反射具有魯棒性的通用、低成本、可擴展、片上、低損耗、低功耗和緊湊的解決方案仍然是一個研究問題。
激光集成的一個實用解決方案是混合集成，將來自不同材料技術的多個芯片共同封裝在一起。例如，為數據通信應用制造并經過預測試的低成本高產量的（亞）毫米DFB激光器可以與硅光子芯片共同封裝。一種商業(yè)上成功的2.5D集成技術將已知良好的激光器同環(huán)氧樹脂、球透鏡和隔離器共同封裝（圖第3b段）。
其他2.5D技術包括使用對接耦合或光子引線鍵合來實現松弛的對準公差（圖3c）。這些2.5D技術足以用于當今的幾種定制硅光子應用?；旌?D集成技術（倒裝芯片或微轉?。┯型允褂肞IC區(qū)域為代價進一步縮小組件尺寸（圖3D），但需要高精度的放置和粘合。
表3總結了各種集成方案的PPA和其他指標。大多數C/L/O波段激光器的壁塞效率（WPE）僅約為10%，這一指標需要更集中的研究來改進。對于類似的WPE，激光器與PIC之間的耦合損耗可以作為功耗的代表。在2.5D混合集成中，單獨的激光器提供了選擇具有所需光功率的激光器的靈活性，并且熱管理也很容易。
為了實現更高的功率處理，可以在PIC上使用SiN。有一些方法可以從DFB的典型線寬提高激光器的線寬，也可以消除反射以提高隔離。具有高Q Si或SiN外腔的3D技術支持將線寬降低至1 Hz及更低，足以用于相干通信和汽車激光雷達等應用?；旌霞蛇€允許多個波長。盡管如此，相對于需要多個激光器、增益元件等的>8λWDM LSI PIC的擴展，混合集成的好處仍有待徹底證明。
表3 從PPA指標（截至2023年）、成本、測試、封裝方式和應用適用性方面比較將激光器連接到硅PIC的不同技術
HVM中另一項商業(yè)上成功的技術是異質集成，即在晶圓級將多種材料或外延堆疊一起加工成一個硅片。
此外，還采取了各種戰(zhàn)略，它們包括通過粗對準將III-V族芯片結合到Si上，然后對Si晶片進行后處理以制造量子阱（QW）激光器（圖3e）。
為了實現高溫操作、效率和可靠性，必須仔細解決掩埋氧化物（BOX）對增益介質的熱隔離和不匹配的熱膨脹系數問題。放置冗余激光器有助于提高故障及時率。異質方法的好處包括亞dB耦合損耗，這是一種利用硅中的低損耗外腔使用自注入鎖定顯著降低激光線寬的機制。
量子點（QD）激光器所需的另一種長期方法是在硅晶片上直接生長外延增益材料。由于其較低的線寬增強因子αH，QD激光器能夠實現較低的帶寬和降低的反射靈敏度。它們還具有較低的閾值電流密度。使用異質外延生長的單片集成（圖3f），其中甚至不需要III-V襯底，仍然是最終目標。
多家硅光子晶圓廠正在開發(fā)混合或異質激光解決方案。出于可擴展性的目的，它們可能會傾向于支持多波長的技術，這對一些LSI應用至關重要。
很可能首先通過結合多個單波長激光器來支持橫向擴展。梳狀激光器，如無源半導體鎖模激光器（SMLL），正被各種研究小組積極研究。DFB陣列確保在每個波長中都有大的輸出光功率，而在SMLL中，功率在波長之間分配，降低了SNR?？娠柡臀阵w的存在進一步降低了SMLL的總輸出功率（并因此降低了每波長）。
然而，SMLL明顯小于DFB陣列。無源SMLL的線寬通常低于DFB陣列。預計SMLL將在未來十年進行更多的研發(fā)，以展示更高的功率、可靠性和壽命。這種對DWDM應用的要求甚至更嚴格，任何溫度漂移都會產生通道間串擾。
2.3、雪崩光電探測器
大多數硅光子應用受到激光器輸出功率和WPE有限以及電路中高IL的限制。一種替代方案是在檢測階段提高SNR（圖2）。低電壓APD具有大的-3dB O/E BW、高的整體響應度和同時低的噪聲，將有利于提高接收機的信噪比。需要注意的是，整體響應度（以A/W為單位）和低噪聲至關重要。具有差的固有響應性的APD的大的倍增增益不會延伸出優(yōu)越的性能。
盡管在硅APD中相對更容易實現，但同時優(yōu)化增益-BW噪聲對于低電壓Si/Ge APD來說仍然具有挑戰(zhàn)性。與Ge PD相比，APD通常具有較差的BW、線性度和功率，這限制了它們在各種應用中的使用。APD還需要針對溫度和電壓漂移進行最佳偏置和穩(wěn)定，但這也比已經證明的微環(huán)電路具有更小挑戰(zhàn)性。
3.硅光子技術：系統(tǒng)視角
3.1、光子&電子相輔相成
硅PIC幾乎總是與電子IC（EIC）一起存在。當我們審視基于光子芯片的系統(tǒng)時，今天的格局幾乎100%由數據通信主導，我們預計這種情況將在不久的將來繼續(xù)持續(xù)下去。
在這種情況下，EIC有幾個用途（圖2）：
（1）啟用端到端數據的E/O和O/E轉換。
（2） 對溫度和制造變化進行偏置、控制和補償。因此，光子學通過提供數據鏈路為電子器件服務，而電子器件通過提供控制和讀出以及數字信號處理（DSP）為光子學服務。光子學和電子學之間的一個主要區(qū)別是，光子不相互作用，因此非常適合信息傳輸，而電子相互作用并相互排斥，因此是很好的開關和計算元件。因此，每個硅光子開關都需要相應的電子開關。
總的來說，必須伴隨LSI PIC的EIC中的晶體管數量比PIC中的組件數量大幾個數量級。這是一種自然的相互作用，因為晶體管在（1）開關、（2）提供增益（線性和限制性）和
（3）提供高精度時消耗的功率要低得多，同時比光子組件小幾個數量級。另一方面，與銅相比，光子組件（1）在較長距離上移動數據時能夠實現較低的頻率相關損耗，（2）可以通過異步和無中繼器的數據移動提供較低的延遲，以及（3）使非常高速的數據在光波導上的并行性（通過WDM）變得容易。
當數據已經在光域中時，光子信號切換或處理可能會變得有吸引力。
前者是一種廣泛部署的技術，而后者尚未實現從研究到產品的飛躍，以取代DSP的功能。因此，認識到PIC和EIC技術各自的優(yōu)點是很好的。
例如，必須仔細分析光子域中處理電子數據的E/O和O/E開銷。相反，硅光子技術為縮小大型光學系統(tǒng)提供了機會，并將新的應用（如傳感和成像）帶到了現實中，而電子技術本身無法實現這些應用。
最后，硅光子技術在數百太赫茲的載波上工作，而硅電子器件僅限于亞太赫茲。這種不同的屬性開啟了有吸引力的共同設計機會，例如設計具有超低相位噪聲的電子時鐘。
3.2、光子&電子生態(tài)系統(tǒng)
摩爾定律表明，每一代CMOS技術都會降低晶體管的關鍵尺寸，從而降低每個組件的成本。隨著時間的推移，半導體行業(yè)的經濟規(guī)模呈指數級增長，這使得該行業(yè)能夠為越來越昂貴的晶圓廠和工藝開發(fā)買單。晶圓廠使許多用戶能夠訪問這些高級流程，而無需每個用戶自己付費開發(fā)流程。在最極端的情況下，晶圓廠托管的MPW（多項目晶圓）運行允許多個用戶分擔單個晶圓運行的成本，以經濟高效地開發(fā)產品。
隨著工藝的成熟，產量上升并且成本下降。晶圓廠和第三方知識產權（IP）供應商能夠提供工藝設計工具包（PDK）和設計IP庫，使客戶能夠構建極其復雜的電子電路，并在第一時間將其做好。通過依靠久經考驗的器件和久經考驗的電路級IP，設計師可以專注于片上系統(tǒng)（SoC）集成，而在某些情況下永遠不會觸及晶體管級別。
一旦芯片被制造出來，就會有一個由測試公司、封裝服務提供商等組成的豐富生態(tài)系統(tǒng)。引線接合（圖4a）和倒裝接合（具有C4凸塊和微凸塊，圖4b）是可靠且流行的封裝方式，后者提供更多的凸塊而不僅僅是外圍連接。更先進的封裝技術（見圖4），如通硅過孔（TSV）、無TSV內插器和異質集成，用于通過將復雜的大型SoC分解成更小的小芯片來提高信號完整性、功率和熱分布以及管芯成品率。
由于FPGA、GPU和CPU都是在HVM中生產的，盡管封裝技術復雜，但總體成本仍在下降。然而，明智的封裝決策是為了避免不必要的復雜性；一般來說，最簡單的封裝是最好的，并且只有在沒有其他替代方案可行的情況下，才會引入先進的封裝技術（晶片上芯片、芯片堆疊等）。
圖4 比較將PIC連接到電子IC（EIC）的不同技術：a.并排電引線接合（EWB）b.2.5D 倒裝芯片并排或堆疊c.混合3D TSV（穿透硅通孔）d.具有TOV的異質3D（穿透氧化物通孔）e.單片EPIC。
光子學行業(yè)有幾個相似之處，但也有許多明顯的差異。就像在電子行業(yè)一樣，增加光子組件的數量并不總是為了降低成本，而是為了提供新的功能、提高性能或減少每個組件的面積。
盡管成熟的PDK和抽象語言仍處于非常早期的階段，但現在許多晶圓廠都可以運行MPW。到目前為止，第三方知識產權支持基本上不存在。公司采用最先進的PIC工藝來保護其投資和知識產權。這讓人想起CMOS行業(yè)的前幾十年，作為虛擬集成器件制造商（IDM），在工藝和PDK層面保持差異化。同時，學術研究主要集中在器件的改進上。
光子晶圓廠面臨著一個重大的困境：他們的客戶經常要求他們定制工藝，這涉及到大量的研發(fā)費用，并危及最終晶圓的可靠性和產量。推動客戶進入標準流程是解決這一問題的解決方案，但為了做到這一點，客戶需要看到穩(wěn)定性以及穩(wěn)定的PDK和IP生態(tài)系統(tǒng)中的重大價值；只有少數設計師是這樣看待問題的，因為今天設計界的許多成員都是作為器件設計師而不是SoC設計師接受培訓的。
在這樣的設計者看來，改變工藝參數通常是產生性能差異的最簡單方法，但從可靠性和工藝維護的角度來看，這種改變的下游成本可能非常高。隨著越來越多習慣于固定PDK想法的設計師畢業(yè)并進入該領域，破壞性的流程變化將慢慢變得越來越不常見；晶圓廠也可能會越來越抗拒來自客戶的流程變化，而這些變化并沒有得到大量采購承諾的證明。
3.3、光子&電子共同集成
自從第一個商業(yè)上成功的硅光子產品問世以來，PIC與EIC集成的選擇就一直存在。開發(fā)單片EPIC工藝（圖4e），從CMOS（或BiCMOS）SOI工藝開始，并針對光子應用對其進行優(yōu)化，已多次獲得成功。從商業(yè)化和上市時間的角度來看，單片EPIC通常“似乎”是首選的優(yōu)越技術（表4）。
驅動器和TIA等高速電路可以與調制器和PD并排放置，從而減少寄生效應和功耗?？刂破鳎帷⒉ㄩL）可以被設計并放置在光子組件旁邊，而不需要專用焊盤。對于LSI應用，單片EPIC可以顯著簡化封裝復雜性。然而，當管芯區(qū)域由光子（光子元件比電子元件大幾個數量級）主導時，在沒有充分利用CMOS器件的情況下，整體管芯成本可能會顯著增加。這種分析必須針對個別產品逐一進行。
表4 在PPA指標（截至2023年）、成本、測試可能性、封裝風格和應用適用性方面比較將PIC連接到電子IC的不同技術
原則上，在開發(fā)出具有卓越FoMeefficiency的下一代調制器之前，基于微環(huán)的電路似乎對單片EPIC工藝非常有吸引力（第2.1.1節(jié)）。但要得出它們在給定的特定應用中是否有意義的結論，需要進行完整的系統(tǒng)分析；微環(huán)具有相當大的控制開銷和性能權衡，尤其是在非常高的速度下。
如果應用需要高速ADC/DAC，尤其是DSP（圖2），還必須添加另一個finFET EIC以節(jié)省功耗，因為目前在45 nm CMOS SOI中最快的單片EPIC工藝仍然比finFET工藝慢幾代（扇出延遲）。在未來幾年內，將光子組件直接集成到45nm節(jié)點以下的CMOS晶片上的可能性不大；在PICs和規(guī)模微電子之間的片上鍵合相對簡單的世界里，這樣做在經濟或技術上都沒有意義。
EPIC的其他可能性也被廣泛探討。將光子添加到上一代CMOS工藝中會導致高功率、較慢的驅動和TIA，從而導致更糟糕的收發(fā)器設計，并使其對硅光子的最大客戶——數據通信和電信——沒有吸引力。
盡管如此，這樣的過程對大學研究人員很有吸引力，因為它為以低成本和封裝努力共同設計和創(chuàng)新新的EPIC電路開辟了機會。另一方面，正在進行多項努力，將雙極晶體管集成到與硅光子器件相同的晶片上。然而，到目前為止，這樣做依然涉及對雙極電子器件的性能的不可接受的妥協(xié)。
目前HVM中的大多數硅光子收發(fā)器都基于2.5D集成方法，其中PIC和EIC在其各自的最佳工藝中進行設計、尺寸確定、優(yōu)化、測試，然后倒裝到中介層基板上（圖4b，表4）。EIC工藝可以從眾多CMOS/SiGe晶圓廠中選擇。
多個EIC芯片也可以是倒裝芯片，例如（1）具有相當大的擊穿電壓的SiGe芯片或縮放CMOS芯片，以允許高擺動驅動器和合理的開關速度來支持RF速度要求，以及（2）用于DSP/ADC/DAC的高級FinFET芯片。
具有更快晶體管的EIC工藝甚至可以補償由于額外的焊盤、ESD和布線（與單片EPIC解決方案相比）而產生的寄生電容。對于大多數PIC組件需要相對較低速度的電子器件（如激光雷達）的LSI應用，倒裝芯片解決方案似乎是合理的。
然而，對于需要許多高速驅動/讀出線的LSI應用，倒裝芯片解決方案意味著內插器上有許多RF跡線，這導致了復雜性和串擾問題。在任何一種情況下，由于需要許多I/O凸塊，PIC的尺寸都會增加，盡管使用微凸塊和銅柱技術，但這些增加在商業(yè)上通?？梢院雎圆挥?。在某些情況下，可以考慮混合3D集成，其中EIC在（較大的）PIC芯片上倒裝，并使用先進的技術，如硅通孔（TSV）（圖4c，表4）。
RF線路仍然需要從小型EIC布線到PIC上的幾個地方，這仍然具有挑戰(zhàn)性。異構3D集成也在研究中，在這種集成技術中，光子組件的性能有望得到進一步改進（圖4d，表4），其中一種可能性是使用集成在PIC上的多個EIC 3D。
總的來說，應用、性能規(guī)格和發(fā)貨量（影響成本）將決定更昂貴的單片EPIC（具有更簡單的封裝）、多芯片2.5D集成（具有更復雜的封裝）還是3D集成（具有更加復雜的處理/封裝）哪種是正確的選擇（表4）。我們預計所有這些場景都將共存，就像在電子生態(tài)系統(tǒng)中一樣。
4.硅光子技術：應用前景
在本節(jié)中，我們描述了各種硅光子應用成功的主要技術障礙（表5），將它們與前幾節(jié)中討論的一些挑戰(zhàn)和機遇聯系起來。我們僅限制PIC/EIC技術的障礙，不包括經濟、監(jiān)管、市場和其他因素，如化學、生物標志物、量子優(yōu)勢等。我們也沒有深入研究硅光子對這些應用的好處，因為之前的大多數工作都對其進行了詳細描述。
表5 硅光子在通信、計算、信號處理和傳感領域的各種應用面臨的最大技術挑戰(zhàn)（截至2023年）
為了使IMDD收發(fā)器進一步提高其能量效率（pJ/b）并擴展到更高的數據速率，調制器FoMeefficiency需要進一步降低，?3dB E/O BW需要提高到100 GHz。改進激光器的WPE對于大多數應用來說是必不可少的，但對于通信和計算應用來說尤其重要。還需要在每個波長中具有足夠大功率的高效多波長光源。
O/L/C頻帶中的低噪聲、大增益帶寬APD可以在沒有顯著功耗損失的情況下提供SNR改進，但從歷史上看，它們的帶寬、線性、噪聲和功率處理特性阻礙了它們在最高帶寬下的使用。最后，使用高增益、低噪聲TIA放大PD信號仍然是一個關鍵的挑戰(zhàn)。最近已經證明了幾種基于均衡的技術可以使用低BW TIA來限制噪聲，但大多數技術都只是在接收機時鐘可用的假設下操作的。
為了使相干收發(fā)器在數據中心內部具有競爭力，必須解決額外的挑戰(zhàn)（相對于IMDD）。TIA和驅動器的線性要求更加嚴格，需要盡可能減少對耗電DSP的依賴。研究人員正在探索的一種策略是利用集成光子和模擬電子電路將一些信號處理任務轉移到光學領域。后者需要大量的電子-光子協(xié)同設計工作，為CMOS設計者利用混合信號和RF IC的專業(yè)知識提供了機會。
實際的量子通信和計算應用需要具有先進CMOS控制器的LSI-VLSI光子組件。對于芯片級離散可變量子密鑰分布（QKD），最重要的要求是超導納米線單光子探測器（SPD）陣列的低溫兼容光子/電子讀出和控制；開發(fā)低損耗、低功率低溫調制器和低溫兼容WDM復用器/解復用器；以及在低噪聲、低串擾的芯片級光子電子解決方案中集成發(fā)射器處的單光子源（SPS）陣列。超導納米線SPD在電信波長下工作，有助于將現有光纖用作量子通道。
除了大規(guī)模并行化之外，減少接收機中的損耗和提高SPD性能將有助于提高傳輸速率。對于量子計算應用，挑戰(zhàn)是相似的，但需要更大的量子位控制/讀出可擴展性，包括光子學和低延遲控制電子器件。當然，量子位的質量是至關重要的?？刂?讀取的可擴展性隨著IL而降低——每損失一個光子都會以指數方式降低量子系統(tǒng)的能力。因此，需要超低損耗耦合器來連接到PIC。
光子計算涉及光子域中信息的模擬計算和處理。這需要處理多級信令并提高權重控制的精度，以保持足夠高的SNR，從而與現有的CMOS EIC計算引擎相比保持精度。
訪問高速內存以防止非重量固定的激活和任務出現內存墻是另一個挑戰(zhàn)。光子計算采用高并行性，因此需要減少無源和有源器件（調制器、移相器）的IL，并提高多波長激光器的輸出功率，以增加網絡規(guī)模。
對于汽車駕駛，硅光子激光雷達將自己定位為利用機械或基于MEMS的掃描的飛行時間（ToF）激光雷達的固態(tài)挑戰(zhàn)者。激光雷達由兩個子系統(tǒng)組成——測距和波束控制，這兩個子系統(tǒng)都可以使用硅光子技術。ToF和調頻連續(xù)波（FMCW）是測距技術。
FMCW提供了以下優(yōu)點：（1）相干檢測低至幾個光子的信號，（2）對來自環(huán)境源的干擾的魯棒性，以及（3）同時進行距離和速度測量。相干檢測的所有必要組件都可以集成在單個芯片上。
對于波束控制，存在兩種集成的可能性：
（1）基于連續(xù)可調諧移相器和光柵的光學相位陣列。體光學解決方案，如旋轉鏡和振蕩鏡，具有廉價、成熟和簡單的優(yōu)點；用片上OPA取代這樣的解決方案將是一個重大挑戰(zhàn)。為了使OPA發(fā)射單個波束，光柵天線的間距需要小于半個波長（在自由空間中）——這對于硅芯片上的2D波束控制來說是一個具有挑戰(zhàn)性的命題。因此，硅光子OPA通常具有布置用于1D中的光束轉向的光柵，并且激光的波長被掃過以將光束轉向另一個方向。
（2） 基于片上開關網絡和光柵耦合器的焦平面陣列。其中包括需要MEMS開關的2D FPA，或具有波長控制的1D FPA。無論解決方案如何，低功率（10s的nW）和改進的FoMeefficiency移相器對于波束控制來說都是重要的和必要的。改進激光是下一個挑戰(zhàn)。對于1D運算放大器或FPA，多波長激光器可以放松波長調諧。對于FMCW解調，窄線寬（<100kHz）連續(xù)可調諧激光器（優(yōu)選無模式跳變）至關重要。縮放和封裝是第三個挑戰(zhàn)。
縮放許多發(fā)射器和移相器的光子學和電子器件，并為激光器和復雜的DSP集成相當大的延遲（圖2，見補充），這兩者都是必要的。
微波光子的應用（如濾波器和低相位噪聲振蕩器）與迄今為止討論的大多數其他應用相比，具有不同的挑戰(zhàn)。
用于微波濾波的無雜散動態(tài)范圍（SFDR）規(guī)范在當前一代硅光子中實現起來相當具有挑戰(zhàn)性。調制器和PD需要嚴格的線性，同時，必須將幾種噪聲源（激光、PD、TIA）降至最低。獲得RF凈增益的目標使設計更加復雜。通過具有優(yōu)于僅CMOS對應物的相位噪聲的硅光子實現激光輔助微波振蕩器還需要最小化激光噪聲、PD和TIA噪聲。還需要良好的短期和長期穩(wěn)定性。
硅光子還可以用于低成本和緊湊設計的陀螺儀。但是，為了在性能上與基于光纖的同行競爭，利用Sagnac效應的硅光子中的陀螺儀必須證明波導中的超低損耗（模仿光纖）、在振動和溫度變化的極端條件下由于反射而導致的偏置漂移的減少（以不掩蓋Sagnac相移）以及高靈敏度的低噪聲。
SiN波導的工程化已經將損耗降低到0.5dB/m，還需要進一步改進。必須消除片上和片外的背反射，為此必須可靠地實現片上隔離器、反射消除電路或自注入鎖定。由于陀螺儀既不需要LSI實現，也不需要高速調制器，因此如果解決了上述挑戰(zhàn)，它將會是一種很有前途的定制應用。它對振動的魯棒性也要求異構實現，HVM必須解決其挑戰(zhàn)。
用于生物傳感應用的硅光子光譜儀通常需要與C/L/O波段不兼容的工作波長。這成為最重要的瓶頸，因為必須設計、測試和表征新的波導（相對于標準的220nm）和其他光子組件。
激光器也是很具有挑戰(zhàn)性的，并且在這些非標準波長下對寬波長調諧或多波長激光器的需求造成了嚴重的困難。最后，測量的穩(wěn)定性和可復制性對于生物傳感應用至關重要，盡管存在環(huán)境漂移，但必須保持PIC和激光器的性能。
倏逝場生物傳感器的穩(wěn)定性和可復制性要求甚至更嚴格，因為對血液或其他體液的侵入性測量增加了用戶對信任的期望。檢測的系統(tǒng)極限不僅取決于諧振器對溫度、激光噪聲、PD和TIA噪聲的響應，還取決于流體流動、機械振動和生物噪聲引起的噪聲。在氧化物開放步驟之后，諧振器表面的功能化在很大程度上取決于波導設計和親和力。生物傳感器的封裝和集成帶來了下一組挑戰(zhàn)。臺式機使用昂貴的可調諧激光器和納米定位器，但使用簡單的無源PIC進行生物傳感。另一方面，護理點設備必須緊湊、廉價，并且需要使用低成本可調諧激光器或與PIC、EIC和流體學的其余部分集成的固定波長激光器進行操作。
目前用于視網膜成像的以硅光子為掃描源的光學相干斷層掃描（OCT）原型的靈敏度較差。首先，它們在O或C波段工作，而眼科OCT優(yōu)選在1050 nm處，以更深地穿透組織。移動到1050nm將需要基于SiN的PIC和該波長的可調諧激光源。最大限度地減少內部反射并改善隔離將提高靈敏度。
下一個障礙是激光源的調諧范圍和掃描速率有限，降低了圖像采集速率。最后，由于激光安全性的限制，激光功率不能太高。這反過來又需要PIC和成像光學器件之間幾乎無損的連接。
5.總結與結論
我們在硅光子方面取得了巨大的飛躍——從幾十年前才制造出第一個高限制波導和第一個調制器——到戰(zhàn)略性地利用CMOS行業(yè)的材料、集成和封裝技術成為收發(fā)器領域的主導技術。與此同時，硅光子在很大程度上仍然是一項正在開發(fā)中的技術，而一系列的可能性（本文僅描述了其中的一些）預示著未來的前景。
未來十年將出現一些明顯的贏家，整合也將發(fā)生。盡管如此，應用程序的多樣性將確保該技術有足夠的機會擴大規(guī)模并廣泛傳播。
我們相信，在下一個十年，我們將看到以下可能實現的里程碑：
混合、異構和單片集成將為大規(guī)模集成電路甚至超大規(guī)模集成電路實現提供具有必要密度、可配置性和可編程性的激光器、移相器、調制器和電子器件。這些集成技術中的每一種都有其優(yōu)點，并且在可預見的未來都可能共存。
集成激光器和硅光子SOA將迅速發(fā)展。大多數晶圓廠將提供集成激光器，WPE超過20%。將支持多波長激光器和可調諧激光器。
硅光子最終將從可插拔收發(fā)器轉向其他成功的商業(yè)產品，廣泛應用于CPO和xPU應用。使用插入器和小芯片架構構建的復雜系統(tǒng)將采用光子技術進行互連。相干光子將進一步發(fā)展——例如用于內部通信（甚至數據中心內部）、傳感（FMCW激光雷達、生物傳感）和計算。
基于等離子體色散的調制器將繼續(xù)充分用于許多WDM通信應用，但與此同時，Pockels調制器和移相器將在SOI CMOS工藝中商業(yè)化。LNOI將被引入硅光子工藝中，用于需要非常高速調制和低Vπ的應用，盡管它們的尺寸較長。
同樣，高效熱光加熱器不會在一夜之間推出。但是，對理想的低功耗移相器的追求將帶來一個真正能夠實現LSI/VLSI應用的解決方案。許多技術正在競爭，明顯的贏家尚未出現。
商用晶圓廠通常支持多層SiN和Si，并將針對這些SiN層優(yōu)化高性能無源元件（濾波器、延遲線）。
我們預計逆向設計的趨勢將開始產生更緊湊、更高性能和更堅固的波導塊，這些波導塊將成為PDK不可或缺的一部分。同樣的技術也將提高超材料和超表面的性能。
光纖到PIC耦合的IL、帶寬和片上面積將不斷改善，典型的IL將會降至<0.5 dB。
我們還期待硅光子能夠擁有更完整的生態(tài)。將光子電路設計流程與EDA環(huán)境集成（或集成到EDA環(huán)境中）已經開始，隨著電路變得更加復雜，光子和電子的協(xié)同設計將變得更加關鍵。光子電路的規(guī)?；团c電子學的融合也將帶來光子電路更大的可配置性和可編程性，降低構建利用光物理用于新應用的新系統(tǒng)的門檻。
太空時代催生了CMOS產業(yè)，互聯網時代催生了光子產業(yè)，而數據時代將為這兩者提供燃料。（文：半導體行業(yè)觀察）
更多SiC和GaN的市場資訊，請關注微信公眾賬號：集邦化合物半導體。